(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-288202 (P2003-288202A)

(43)公開日 平成15年10月10日(2003.10.10)


(51) Int.Cl.7		酸別記号	F I デーマコート*(参考)
G06F	3/153	3 3 6	G06F 3/153 336B 5B060
	12/00	5 7 1	12/00 571B-5B069
		5 8 0	580 5C082
G 0 9 G	5/00	5 5 0	G 0 9 G 5/00 5 5 0 M
			審査請求 未請求 請求項の数2 OL (全 9 頁)
(21)出願番号	}	特顏2002-92003(P2002-92003	
/20) this in		₩#14#= 2 H20 H (2002 2 DD)	関西日本電気株式会社 ※20日本地大田県日本工日本本1日
(22) 出願日		平成14年 3 月28日(2002. 3. 28)	滋賀県大津市晴嵐2丁目9番1号 (72)発明者 世古 美和 滋賀県大津市晴嵐2丁目9番1号 関西日 本電気株式会社内
			Fターム(参考) 5B060 CD13 KA03
			58069 AA01 BA00 BC00 LA16
			50082 AA01 BA12 BB15 BB22 DA54
			DA55 DA64 DA65 DA76 EA11

(54) 【発明の名称】 シングルポートRAM内蔵の表示制御半導体集積回路

(57)【要約】

【課題】 従来のシングルポートRAMを内蔵した表示制御半導体集積回路では、CPU側の制御系の負荷が重くなるとともに、RAMを介した表示データ転送のサイクルタイムが長くなるという問題がある。

【解決手段】 表示制御半導体集積回路101は、内蔵のシングルポートRAM4を介して、内部に具備された内部同期制御回路5によりCPU2と表示パネル3間の表示データ転送制御を行う。この表示データ転送制御は、CPU2側からRAM4への表示データの普込みアクセスまたはRAM4からCPU2側への読出しアクセス(ライト/リード)を行い、RAM4から表示パネル3側への表示データの読出しアクセス(表示リード)を行う際、ライト/リード命令と表示リード命令との競合、非競合に拘わらず、CPU2へレディ信号を出力することなく、常にライト/リード命令を表示リード命令より優先させる。



【特許請求の範囲】

【請求項1】CPUと表示パネル間の表示データ転送制 御に用いられるシングルポートRAMを内蔵した表示制 御半導体集積回路において、

1

内部同期制御回路を有し、CPUからの命令によりCPU側からRAMへの表示データの書込みアクセスまたはRAMからCPU側への読出しアクセスを行い、前記CPUからの命令とは非同期に内部クロック同期による内部命令によりRAMから表示パネル側への表示データの読出しアクセスを行う際、前記各命令間の競合、非競合10に拘わらず、CPUへレディ信号を出力することなく、前記内部同期制御回路により常にCPU側からの命令を優先させることを特徴とした表示制御半導体集積回路。

【請求項2】前記内部同期制御回路が、前記CPU側からの命令を前記内部命令より優先させるように制御する制御部と、制御部からの信号に基づき、RAMから表示パネル側への表示データの読出しアクセスを行う表示リード信号を生成する表示リード信号発生回路部と、表示リード信号発生回路部と、表示リード信号発生回路部と、表示リード信号発生回路部との高号に基づき、前記内部命令中に前記CPU側からの命令の競合があった場合、その時点で内部命令による表示データの読出しアクセスが終了しているかどうかの判定を行い、終了していない場合、前記CPU側からの命令の終了後に前記内部命令による表示データの再読出しアクセスを行うように、前記制御部への判定フラグ信号を生成する判定フラグ信号発生回路部とを具備することを特徴とした請求項1記載の表示制御半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シングルポートR 30 AMを内蔵した表示制御半導体集積回路に関する。

【従来の技術】シングルポートRAMを内蔵した従来の 表示制御半導体集積回路について説明する。図10に示 すように、表示制御半導体集積回路lは、表示装置のC PU(中央演算処理装置)2と表示パネル3間の表示デ ータ転送制御に用いられ、内蔵のシングルポートRAM 4を介して、表示データ転送制御を行う。この表示制御 半導体集積回路1を用いて、CPU2からの命令により CPU2側からRAM4への表示データの書込みアクセ 40 ス/RAM4からCPU2側への読出しアクセス(以 下、ライト/リードという)を行い、表示制御半導体集 積回路1の内部クロック同期(内部命令)でRAM4か ら表示パネル3側への表示データの読出しアクセス(以 下、表示リードという)を行う際、ライト/リードと表 示リードとが互いに非同期である。また、RAM4は、 ワード線が1本であるためライト/リードと表示リード とを同時に行うことができない。このため、表示制御半 導体集積回路 1 は、ライト/リード命令が生じると、C

U2と表示制御半導体集積回路1との同期を取ってCPU2と表示バネル3間の表示データ転送制御を行っている(以下、この制御方式をレディ制御方式という)。 【0003】以下に、レディ制御方式について、図11のタイムチャートを参照して説明する。

①ライト/リード命令と表示リード命令が非競合の場合 図11の(a) に示すように、CPU2から表示制御半 導体集積回路1に供給されるライト/リードの例えば、 ライト命令であるライト信号が、時刻 t 1に"ハイ"レ ベルになると、表示制御半導体集積回路1からCPU2 に供給されるレディ信号が、時刻 t 1から例えば、14 Onsを要して時刻 t 2に"ロウ"レベルとなり、CPU 2で表示リードとの競合チェックが、時刻 t 2から例え ば、170 nsの時間を要して時刻t3まで行われる。競 合していないことが確認されると、時刻 t 3にレディ信 号が"ハイ"レベルとなり、ライト信号が"ロウ"レベ ルになって、表示データがRAM4に書き込まれる。従 って、ライト途中に表示リード命令が生じない場合で も、競合チェックのために時間 t 3-t 2=170 nsを必 要とする。尚、時間 t 3- t 2に含まれる期間として、例 えば表示データに対するライト信号のセットアップ/ホ ールド時間がそれぞれ60 ns必要である場合、有効デー タはライト信号の立下りエッジに対してそれぞれ60ns の期間が必要となり、その期間を含んでいる。

【0004】②競合の場合(ライト/リード命令中に表示リード命令が生じた場合)

図11の(b)に示すように、ライト途中に表示リード命令が生じない場合と同様に、ライト信号が時刻 t 1に "ハイ"レベルになると、レディ信号が時刻 t 2に "ロウ"レベルとなり、CPU2で表示リードの競合チェックが行われる。競合していることが確認されると、表示リードが優先され、時刻 t 2から例えば、290 nsの時間を要して時刻 t 3'に競合チェック+表示リードが完了するまでライト信号が "ハイ"レベルのままであり、レディ信号が "ロウ"レベルのままである。そして、時刻 t 3'にレディ信号が "ハイ"レベルとなり、ライト信号が "ロウ"レベルになって、表示データがRAM4に書き込まれる。従って、ライト途中に表示リード命令が生じた場合、競合チェック+表示リードのために時間 t 3'ーt 2= 290 ns (>t3-t2=170 ns)を必要

【0005】以上のように、ライト/リード途中に表示リード命令が生じた場合は、表示リードが完了するまでライト/リードを中断させるのが一般的であり、ライト/リード前に毎回レディ信号のチェックが必要となり、ライト/リードと表示リードとのサイクルタイムが長くなるという問題がある。また、CPU側と同期をとる必要があるためCPU側の制御系の負荷が重くなるという問題がある。

PU2に対してレディ信号を出力することにより、CP 50 【0006】

3

【発明が解決しようとする課題】上述したように、従来のシングルポートRAMを内蔵した表示制御半導体集積回路では、CPU側の制御系の負荷が重くなるとともに、ライト/リードと表示リードとのサイクルタイムが長くなるという問題がある。本発明は上記問題点に鑑み、CPUに対してレディ信号を出力することなく、CPUからのライト/リード命令を表示リード命令より常時優先させるようにしたシングルポートRAMを内蔵した表示制御半導体集積回路を提供することを目的とする

[0007]

【課題を解決するための手段】本発明の表示制御半導体 集積回路は、CPUと表示パネル間の表示データ転送制 御に用いられるシングルポートRAMを内蔵した表示制 御半導体集積回路において、内部同期制御回路を有し、 CPUからの命令によりCPU側からRAMへの表示デ ータの書込みアクセスまたはRAMからCPU側への読 出しアクセスを行い、前記CPUからの命令とは非同期 に内部クロック同期による内部命令によりRAMから表 示パネル側への表示データの読出しアクセスを行う際、 前記各命令間の競合、非競合に拘わらず、CPUヘレデ ィ信号を出力することなく、前記内部同期制御回路によ り常にCPU側からの命令を優先させることを特徴とす る。また、上記表示制御半導体集積回路において、前記 内部同期制御回路が、前記CPU側からの命令を前記内 部命令より優先させるように制御する制御部と、制御部 からの信号に基づき、RAMから表示パネル側への表示 データの読出しアクセスを行う表示リード信号を生成す る表示リード信号発生回路部と、表示リード信号発生回 路部からの信号に基づき、前記内部命令中に前記CPU 側からの命令の競合があった場合、その時点で内部命令 による表示データの読出しアクセスが終了しているかど うかの判定を行い、終了していない場合、前記CPU側 からの命令の終了後に前記内部命令による表示データの 再読出しアクセスを行うように、前記制御部への判定フ ラグ信号を生成する判定フラグ信号発生回路部とを具備 することを特徴とする。

[8000]

【発明の実施の形態】以下、本発明のシングルボートR AMを内蔵した表示制御半導体集積回路の実施例を説明 40 する。図1に示すように、表示制御半導体集積回路10 1は、表示装置のCPU2と表示パネル3間の表示データ転送制御に用いられ、内部に具備された内部同期制御回路5によりライト/リードと表示リードとの同期を取りつつ、内蔵のシングルボートRAM4を介して、表示データ転送制御を行う。この表示制御半導体集積回路101による表示データ転送制御は、従来CPU2へ出力していたレディ信号が不要で、ライト/リード命令と表示リード命令との競合、非競合に拘わらず、常にCPU2側からのライト/リード命令を表示リード命令より優 50

先させる。

【0009】先ず、表示制御半導体集積回路101による表示データ転送制御のうちライト/リードについて説明する。図2の(a)~(c)に示すように、ライト/リード命令と表示リード命令との競合、非競合に拘わらず、CPU2から表示制御半導体集積回路101に供給されるライト/リードの例えば、ライト命令であるライト信号が時刻t1に"ハイ"レベルになると、常にライト命令が優先され、ライト信号が時刻t1から例えば、1080nsを要して時刻t2に"ロウ"レベルになって、表示データがRAM4に書き込まれる。従って、この制御方式の場合、時刻t1からt2の期間に、従来のレディ制御方式のようにレディ信号により競合チェックをする必要がないため、ライト命令からRAM4に書き込まれる

までの所要時間Twは、Tw= t 2- t 1= 8 0 nsだけを 確保すればよく、短時間でよい。尚、時間Twに含まれる期間として、例えば表示データに対するライト信号の セットアップ/ホールド時間がそれぞれ6 0 ns必要である場合、有効データはライト信号の立下りエッジに対してそれぞれ6 0 nsの期間が必要となり、その期間を含んでいる。

【0010】次に、表示制御半導体集積回路101による表示データ転送制御のうち表示リードについて、ライト/リード命令と表示リード命令との競合、非競合に分けて説明する。

◎非競合の場合

図2の(a)に示すように、ライト信号が"ハイ"レベルの時刻t1からt2の期間に表示リード命令の競合がなく、ライト命令の競合がない時刻t2から次のライト信号が"ハイ"レベルに立ち上がる時刻t3の期間に、表示リード信号の"ハイ"レベルの期間があるので、この期間にそのまま表示データがRAM4から表示リードされる。

【0011】②競合の場合(ライト/リード命令中に表示リード命令が生じた場合)

図2の(b)に示すように、ライト信号が"ハイ"レベルの時刻t1からt2の期間に表示リード信号が"ハイ"レベルに立ち上がって表示リード命令の競合があると、ライト命令の競合がない時刻t2から次のライト信号が"ハイ"レベルに立ち上がる時刻t3の期間に、表示リード信号の"ハイ"レベルの期間を遅延させ、との期間に表示データがRAM4から表示リードされる。

【0012】 ②競合の場合(表示リード命令中にライト /リード命令が生じた場合)

図2の(c)に示すように、表示リード信号が"ハイ"レベルに立ち上がって表示リード途中の時刻 t 1に、ライト信号が"ハイ"レベルに立ち上がってライト命令の競合があると、その時点で表示リードを中止させ、そして、その時点で表示リードが終了しているのか未了であ

るのかを判断し、未了であれば、判定フラグを立て、ラ

イト命令の競合がなくなる時刻 t 2に再び表示リード信 号が"ハイ"レベルに立ち上がって表示データがRAM 4から表示リードされる。

【0013】次に、内部同期制御回路5の実施例につい て、図3を参照して説明する。との回路は、リセット信 号入力端RES、ライト/リード信号入力端WEバー/ REバー、表示リード信号入力端DREバー、および判 定フラグ信号入力端FLAGと、イネーブル信号出力端 ENおよび表示リード信号出力端LACバー、LAC 1 バー、LAC2バーとを有する制御部10と、リセット 信号入力端RESおよび表示リード信号入力端LAC1 バー、LAC2バーと、表示リード信号出力端LBEお よびトリガ信号出力端TRIGとを有する表示リード信 号発生回路部30と、リセット信号入力端RES、表示 リード信号入力端LBEおよびトリガ信号入力端TRI Gと、判定フラグ信号出力端FLAGとを有する判定フ ラグ信号発生回路部40と、2個のOR回路50

(1), (2) とを具備している。

【0014】内部同期制御回路5に供給される入力信号 は、内部回路に次のように供給される。リセット信号R 20 ESがOR回路50(1)の一方の入力に供給される。 ライト/リード信号WEパー/REパーが制御部10の ライト/リード信号入力端WEバー/REバーおよび内 部同期制御回路5のライト/リード信号出力端WEバー /REバーにそれぞれ供給される。表示リード信号DR Eバーが制御部10の表示リード信号入力端DREバー に供給されるとともに、OR回路50(1)の他方の入 力に供給される。OR回路50(1)の出力が制御部1 0 および判定フラグ信号発生回路部40のそれぞれのリ セット信号入力端RESに供給されるとともに、OR回 30 路50(2)の一方の入力に供給される。OR回路50 (2)の出力が表示リード信号発生回路部30のリセッ ト信号入力端RESに供給される。

【0015】制御部10からの出力信号は、他の内部回 路に次のように供給される。イネーブル信号ENがOR 回路50(2)の他方の入力に供給される。表示リード 信号LAC1パー、LAC2パーが表示リード信号発生 回路部30の表示リード信号入力端LAC1バー, LA C2バーにそれぞれ供給される。表示リード信号LAC バーが内部同期制御回路5の表示リード信号出力端LA Cバーに供給される。

【0016】表示リード信号発生回路部30からの出力 信号は、他の内部回路に次のように供給される。表示リ ード信号LBEが内部同期制御回路5の表示リード信号 出力端LBEに供給されるとともに、判定フラグ信号発 生回路部40の表示リード信号入力端LBEに供給され る。トリガ信号TRIGが判定フラグ信号発生回路部4 0のトリガ信号入力端TR I Gに供給される。

【0017】判定フラグ信号発生回路部40からの出力 信号である判定フラグ信号FLAGは、制御部10の判 50 て第2ショット回路20(1)の入力に接続されてい

定フラグ信号入力端FLAGに供給される。

【0018】制御部10は、例えば、図4に示すよう に、3個のAND回路11(1)~(3)と、5個のO R回路12(1)~(5)と、10個のNOT回路13 (1)~(10)と、3個のDフリフロ14(1)~ (3)と、1個の第1ディレイ回路15と、1個の第2 ディレイ回路16と、2個の第3ディレイ回路17 (1), (2)と、1個のスイッチ回路18とを有して いる。そして、上記構成のうち、AND回路11

(1)、NOT回路13(1)および第2ディレイ回路 16を用いて、AND回路11(1)の一方の入力がN OT回路13(1)と第2ディレイ回路16を介して他 方の入力に接続されて、入力の立ち上がりエッジで正の ワンショットバルスを出力する第1ショット回路19を 構成している。また、OR回路12(1), (2)、N OT回路13(2), (3) および第3ディレイ回路1 7 (1), (2)を用いて、OR回路12(1),

(2)の一方の入力がNOT回路13(2), (3)と 第3 ディレイ回路 17 (1), (2) を介して他方の入 力に接続されて、入力の立ち下がりエッジで負のワンシ ョットパルスを出力する第2ショット回路20(1)。 (2)を構成している。

【0019】制御部10の各入力端は、ライト/リード 信号入力端WEバー/REバーがAND回路11(2) の2入力に接続され、判定フラグ信号入力端FLAGが Dフリフロ14(1)のデータ入力Dに接続され、リセ ット信号入力端RESがDフリフロ14(1)のリセッ ト入力Rに接続され、表示リード信号入力端DREバー がDフリフロ14(2)のリセット入力Rと第1ディレ イ回路15の入力と第1ショット回路19の入力とに接 続されている。AND回路11(2)の出力は、Dフリ フロ14(1)およびDフリフロ14(2)のクロック 入力と、NOT回路13(4)を介してDフリフロ14 (3) のデータ入力Dと、NOT回路13(5)を介し てイネーブル信号出力端ENおよびOR回路12

(3), (4), (5)の一方の入力とに接続されてい る。Dフリフロ14(1)の出力Qは、NOT回路13 (6)を介して第2ショット回路20(2)の入力に接 続されている。Dフリフロ14(2)の出力Qは、NO T回路13(7)を介してスイッチ回路18の入力IN 2に接続されている。第1ディレイ回路15の出力は、 NOT回路13(8)を介してDフリフロ14(2)の データ入力DおよびDフリフロ14(3)のクロック入 力、さらにNOT回路13(9)を介してスイッチ回路 18の入力 IN1 に接続されている。第1ショット回路 19の出力は、Dフリフロ14(3)のリセット入力R に接続されている。Dフリフロ14(3)の出力Qは、 スイッチ回路18の入力SELに接続されている。スイ <u>ッチ回路 1_8の出力は、NOT回路 1_3(1_0)を介し</u>

る。第2ショット回路20(1), (2)の出力は、A ND回路11(3)の2入力およびOR回路12 (3). (4)の他方の入力に接続されている。AND 回路11(3)の出力は、OR回路12(5)の他方の 入力に接続されている。OR回路12(3), (4), (5)の出力は、表示リード信号出力端LAC1パー。 LAC2バー、LACバーにそれぞれ接続されている。 【0020】出力信号ENは、CPU2から転送される ライト/リード信号WEパー/REパーの入力によりラ 成され、同時に後述するLACバー、LAC1バー、L AC2バーの各出力イネーブルとして機能する。出力信 号LAC1パーは、ライト/リードと表示リードとが非 競合であった場合に表示リード命令を出力するための表 示リード信号として生成される。出力信号LAC2バー は、ライト/リードと表示リードとが競合した場合に再 表示リード命令を出力するための表示リード信号として 生成され、判定フラグ信号FLAGをフィードバックさ せている。出力信号LACバーは、出力信号LAC1バ 一及びLAC2バーよりCPU2からのライト/リード 20 解除を認識するための表示リード信号として生成され る。また、入力信号RESは、システムリセット機能を 有する。

7

【0021】表示リード信号発生回路部30は、例え ば、図5 に示すように、2 個のAND回路31(1), (2)と、4個のOR回路32(1)~(4)と、6個 のNOT回路33(1)~(6)と、2個のDフリフロ 34(1), (2)と、2個の第4ディレイ回路35 (1), (2)と、2個の第5ディレイ回路36 (1), (2)と、2個の第6ディレイ回路37 (1), (2)とを有している。そして、上記構成のう ち、OR回路32(1), (2)、NOT回路33 (3), (4) および第5 ディレイ回路36(1), (2)を用いて、OR回路32(1), (2)の一方の 入力がNOT回路33(3),(4)と第5ディレイ回 路36(1), (2)を介して他方の入力に接続され て、入力の立ち下がりエッジで負のワンショットパルス を出力する第3ショット回路38(1), (2)を構成 している。また、AND回路31(1), (2)、NO T回路33(5), (6) および第6ディレイ回路37 (1). (2)を用いて、AND回路31(1)。 (2)の一方の入力がNOT回路33(5), (6)と 第6 ディレイ回路37(1), (2) を介して他方の入 力に接続されて、入力の立ち上がりエッジで正のワンシ

【0022】表示リード信号発生回路部30の各入力端 は、リセット信号入力端RESがDフリフロ34 <u>(1), (2)のそれぞれのリセット入力Rに接続さ</u>

ョットパルスを出力する第4ショット回路39(1)。

(2)を構成している。

がNOT回路33(1)。(2)を介してDフリフロ3 4 (1), (2)のそれぞれのデータ入力Dに接続され るとともに、第4ディレイ回路35(1),(2)およ び第3ショット回路38(1), (2)を介してDフリ フロ34(1), (2)のクロック入力Cにそれぞれ接 続されている。Dフリフロ34(1), (2)の出力Q は、第4ショット回路39(1), (2)を介してOR 回路32(3)の2入力に接続され、OR回路32

(3)の出力が表示リード信号出力端LBEに接続され イト/リード命令の有無を認識するための信号として生 10 ている。また、OR回路32(1),(2)の他方の入 力がOR回路32(4)の2入力に接続され、OR回路 32(4)の出力がトリガ信号出力端TRIGに接続さ れている。

> 【0023】出力信号LBEは、制御部10からの入力 信号LAC1バー、LAC2バーによって競合、非競合 時に必要なタイミングかつ必要なパルス幅の表示リード 命令を出力するための表示リード信号として生成され る。前記必要なタイミングは第4ディレイ回路35

> (1), (2)で、必要なパルス幅は第6ディレイ回路 37(1), (2)で調整するものである。また出力信 号TRIGは、表示リード信号LBEがRAM4から表 示データを読み出すのに十分必要なパルス幅があるかど うかを判定するためのトリガ信号として生成される。入 力信号RESはシステムリセット機能を有する。

【0024】判定フラグ信号発生回路部40は、例え ば、図6に示すように、3個のNOT回路41(1)~ (3)と、1個のDフリフロ42と、1個の第7ディレ イ回路43とを有している。判定フラグ信号発生回路部 40の各入力端は、リセット信号入力端RESがDフリ 30 フロ42のリセット入力Rに接続され、表示リード信号 入力端LBEがNOT回路41(1)を介してDフリフ ロ42のデータ入力Dに接続され、トリガ信号入力端T R I GがNOT回路41(2), (3) および第7ディ レイ回路43を介してDフリフロ42のクロック入力C に接続されている。Dフリフロ42の出力Qは、判定フ ラグ信号出力端FLAGに接続されている。

【0025】出力信号FLAGは、表示リード信号発生 回路部30からの表示リード信号LBE及びトリガ信号 TRIGにより、表示リード信号LBEの"ハイ"パル ス幅がRAM4からデータを読み出すのに必要な時間を 有するかどうかを判定するため、第7ディレイ回路43 と時間比較を行い、例えば表示リード信号LBEのバル ス幅が第7ディレイ回路43の遅延時間より短ければ、 信号レベルを"ハイ"レベルにして、制御部10にRA M4からの表示データ読み出しエラー判定を伝達するた めの判定フラグ信号として生成される。入力信号RES はシステムリセット機能を有する。

【0026】次に、内部同期制御回路5の動作について - 図7~9を参照して説明する。- 各図の時刻T_0におい_

れ、表示リード信号入力端LAC1バー,LAC2バー 50 て、CPU2から内部同期制御回路5に、表示リード信

号DREバー、ライト/リード信号WEバー/REバー の"ハイ"レベルが供給されている状態で、リセット信 号RESの"ハイ"レベルが供給されると、制御部1 0、表示リード信号発生回路部30、および判定フラグ 信号発生回路部40のそれぞれに含まれるDフリフロが リセットされ、内部同期制御回路5からRAM4側にラ イト/リード信号WEバー/REバーおよび表示リード 信号LACバーの"ハイ"レベルと、表示リード信号し BEの"ロウ"レベルが供給されている状態である。す なわち、時刻T0において、ライト/リード命令の発生 10 も表示リード命令の発生もなく、ライト/リードおよび 表示リードが行われていない状態である。

【0027】以下、ライト/リード命令と表示リード命 令との競合、非競合に分け、説明する。

①非競合の場合

図7に示すように、ライト/リードの例えば、ライト命 令であるライト信号WEバーが時刻T1からT2の期 間、"ロウ"レベルになると、とのとき表示リード命令 の競合はなく、表示リード信号DREバーは"ハイ"レ ベルのままであり、制御部10、表示リード信号発生回 20 路部30および判定フラグ信号発生回路部40へのリセ ット信号RESも"ハイ"レベルのままである。従っ て、表示リード信号LACバー、LAC1バーは"ハ イ"レベルのままであり、表示リード信号LBEは"ロ ウ"レベルのままであるため、ライト命令が優先され、 ライト信号WEパーが時刻T2に"ハイ"レベルになっ て、表示データがRAM4に書き込まれる。尚、このと き、表示リード信号LAC2パーは"ハイ"レベルのま まであり、トリガ信号TRIGおよび判定フラグ信号F LAGは"ロウ"レベルのままであるそして、時刻T2 を過ぎて、ライト命令と表示リードとの競合がないライ ト/リード信号WEバー/REバーが"ハイ"レベルの 期間の時刻T3からT4の期間に、表示リード信号DR Eバーが"ロウ"レベルになると、制御部10、表示リ ード信号発生回路部30 および判定フラグ信号発生回路 部40へのリセット信号RESも"ロウ"レベルとな る。その結果、表示リード信号LACバー、LAC1バ ーは"ロウ"レベル、および表示リード信号LBEとト リガ信号TRIGとは"ハイ"レベルとなり、時刻T4 までの期間に表示データがRAM4から表示リードされ 40 る。尚、とのとき、表示リード信号LAC2パーは"ハ イ"レベル、および判定フラグ信号FLAGは"ロウ" レベルのままである。

【0028】②競合の場合(ライト/リード命令中に表 示リード命令が生じた場合)

図8に示すように、ライト命令の発生によりライト信号 WEバーが "ロウ"レベルになる時刻T1からT2の期 間の途中の時刻T3′に、表示リード命令があり表示リ ード信号DREバーが "ロウ" レベルになり、ライト命

よび判定フラグ信号発生回路部40へのリセット信号R ESは"ロウ"レベルになるが、このとき、イネーブル 信号ENは"ハイ"レベルであり、表示リード信号発生 回路部30へのリセット信号RESは"ハイ"レベルの ままである。従って、表示リード信号LACバー、LA C1バーは"ハイ"レベルのままであり、表示リード信 号LBEおよびトリガ信号TRIGは "ロウ" レベルの ままであるため、ライト命令が優先され、ライト信号♥ Eバーが時刻T2に"ハイ"レベルになって、表示デー タがRAM4に書き込まれる。そして、時刻T2を過ぎ ると、ライト信号WEバーが"ハイ"レベルとなってラ イト命令と表示リードとの競合がなくなり、表示リード 信号発生回路部30へのリセット信号RESも表示リー ド信号DREバーが"ハイ"レベルになる時刻T4まで "ロウ"レベルとなる。その結果、表示リード信号LA Cバー、LAC1バーは"ロウ"レベルとなり、表示リ ード信号LBEおよびトリガ信号TRIGは"ハイ"レ ベルとなって、時刻T4までの期間に表示データがRA M4から表示リードされる。尚、このとき、表示リード 信号LAC2バーは"ハイ"レベル、および判定フラグ 信号FLAGは"ロウ"レベルのままである。

【0029】30競合の場合(表示リード命令中にライト /リード命令が生じた場合)

図9に示すように、ライト命令が発生する時刻T1より 前の時刻T3"に、表示リード命令があり表示リード信 号DREバーが"ロウ"レベルになると、制御部10、 表示リード信号発生回路部30および判定フラグ信号発 生回路部40へのリセット信号RESも"ロウ"レベル となり、表示リード信号LACバー、LAC1バーは "ロウ"レベルとなり、表示リード信号LBEおよびト リガ信号TRIGは"ハイ"レベルとなって、表示デー タがRAM4から表示リードされ始める。しかし、時刻 T1にライト信号WEバーが"ロウ"レベルになると、 イネーブル信号ENが"ハイ"レベルとなるため表示リ ード信号発生回路部30へのリセット信号RESは"ハ イ"レベルとなる。その結果、表示リード信号LACバ ー, LAC1パーは"ハイ"レベルとなり、表示リード 信号LBEおよびトリガ信号TRIGは"ロウ"レベル となるため、その時点で表示リードが中止させられ、ラ イト命令が優先され、ライト信号WEバーが時刻T2に "ハイ"レベルになって、表示データがRAM4に書き 込まれる。また、時刻T1にライト信号WEバーが"ロ ウ"レベルになると、表示リード信号発生回路部30か ら判定フラグ信号発生回路部40へのトリガ信号TRI Gおよび表示リード信号LBEにより、時刻T3"から T1の期間に表示リードが終了しているのか未了である のかを、表示リード信号LBEのパルス幅を判定フラグ 信号発生回路部40内部のディレイ回路の遅延時間と比 較することにより判断し、未了であれば、判定フラグを 令と表示リード命令との競合が生じると、制御部10お 50 立て、すなわち、判定フラグ信号発生回路部40から制

BEST AVAILABLE COP

御部10への判定フラグ信号FLAGが"ハイ"レベル となり、表示データのRAM4へのライトが終了する時 刻T2まで表示リード命令を待たせる。そして、判定フ ラグ信号FLAGが"ハイ"レベルの場合、時刻T2を 過ぎると、ライト信号WEバーが"ハイ"レベルとなっ てライト命令と表示リードとの競合がなくなり、表示リ ード信号発生回路部30へのリセット信号RESも表示 リード信号DREバーが"ハイ"レベルになる時刻T4 まで"ロウ"レベルとなる。その結果、表示リード信号 LACバー、LAC1パーは"ロウ"レベルとなり、表 10 示リード信号LBEおよびトリガ信号TRIGは"ハ イ"レベルとなって、時刻T4までの期間に表示データ

11

【0030】以上に説明したように、表示制御半導体集 積回路101に内蔵のシングルポートRAM4を介し て、内部に具備された内部同期制御回路5によりCPU 2と表示パネル3間の表示データ転送制御を行う際、C PU2ヘレディ信号を出力することなく、ライト/リー ド命令と表示リード命令との競合、非競合に拘わらず、 常にCPU2側からのライト/リード命令を表示リード 20 部同期制御回路の動作を説明するタイムチャート。 命令より優先させることができ、CPU2側の制御系の 負荷を軽くすることができるとともに、ライト/リード と表示リードとのサイクルタイムも短くすることができ

がRAM4から表示リードされる。

[0031]

【発明の効果】本発明によれば、本発明のシングルポー トRAM内蔵の表示制御半導体集積回路によれば、CP Uに対してレディ信号を出力することなく、CPUから のライト/リード命令を表示リード命令より常時優先さ せることができ、CPU側の制御系の負荷を軽くすると 30 とができるとともに、ライト/リードと表示リードとの サイクルタイムも短くすることができる。

【図面の簡単な説明】

【図1】 本発明の一実施例の表示制御半導体集積回路*

* が用いられる表示装置の概略構成図。

【図2】 図1の表示制御半導体集積回路による表示デ ータ転送制御方式を説明するタイムチャート。

図1の表示制御半導体集積回路に具備される 内部同期制御回路の一例を示す回路図。

図3の内部同期制御回路を構成する制御部の 【図4】 一例を示す回路図。

【図5】 図3の内部同期制御回路を構成する表示リー ド信号発生回路部の一例を示す回路図。

図3の内部同期制御回路を構成する判定フラ 【図6】 グ信号発生回路部の一例を示す回路図。

ライト命令と表示リード命令との非競合時の [図7] 図3の内部同期制御回路の動作を説明するタイムチャー

【図8】 ライト命令と表示リード命令との競合時(ラ イト命令中に表示リード命令が生じた場合)の図3の内 部同期制御回路の動作を説明するタイムチャート。

【図9】 ライト命令と表示リード命令との競合時(表 示リード命令中にライト命令が生じた場合)の図3の内

【図10】 従来の表示制御半導体集積回路が用いられ る表示装置の概略構成図。

【図11】 図10の表示制御半導体集積回路による表 示データ転送制御方式を説明するタイムチャート。 【符号の説明】

2 CPU

3 表示パネル シングルポートRAM

5 内部同期制御回路


10 制御部


30 表示リード信号発生回路部


40 判定フラグ信号発生回路部

101 表示制御半導体集積回路


[図3] 【図1】













【図9】



【図8】



【図11】

